記者楊家莉/綜合報導
先進製程快速迭代，台積電高效能運算業務開發處長李湘指出，人工智慧（AI）算力成長速度已超越單純依靠電晶體微縮所能提供的效能增幅，台積電正同步推進先進邏輯、背面供電、HBM Base Die、SoIC、CoWoS及矽光子，將摩爾定律由單顆晶片延伸至完整AI系統。法人看好，製程步驟與封裝複雜度提高，家登、中砂、弘塑、辛耘、萬潤等設備、耗材業者率先受惠。
李湘於半導體先進製程科技論壇分享台積電先進邏輯技術藍圖，包括A14P、A12及N2U等技術。其中，A14與強化版本A14P鎖定領先效能及能源效率；A12則承接A14並導入Super Power Rail背面供電技術，改善高密度晶片的供電效率；N2U進一步延伸N2家族，連同N2、N2P、A16及N2X，涵蓋行動、高效能運算（HPC）及AI加速器等不同需求。
法人指出，背面供電需增加暫時鍵合、晶圓薄化、背面清洗、蝕刻、金屬沉積及精密對位等步驟，單片晶圓所需設備與耗材價值隨之提高。供應鏈方面，家登受惠EUV光罩與晶圓載具需求，中砂可望掌握研磨、CMP耗材及再生晶圓商機；弘塑、辛耘具備濕製程及晶圓級封裝設備能力，後續認證與訂單進度值得關注。先進製程持續擴產，也將帶動帆宣、亞翔、聖暉等廠務工程需求。
面對記憶體牆，台積電將先進邏輯製程導入HBM Base Die。李湘表示，HBM4 Base Die採用N12技術後，功耗可降低逾45％、頻寬提高2.5倍；HBM5進一步採用N3製程，資料傳輸能耗可降至每位元2皮焦耳以下，頻寬再提升2.5倍；此一轉變意味台積電先進製程應用，將由CPU、GPU及ASIC延伸至HBM控制層。
李湘指出，SoIC垂直互連密度較傳統2.5D微凸塊架構提高56倍，今年底前預計有超過11項主要客戶產品完成設計定案，涵蓋CPU及GPU。法人認為，SoIC放量將推升清洗、混合鍵合、精密貼合、熱製程及檢測設備需求。
CoWoS平台亦持續大型化，台積電今年已將5.5倍光罩尺寸封裝導入量產，2028年將推進至14倍，2029年則進一步擴大。隨封裝面積擴大，RDL、中介層、載板及翹曲控制難度同步上升。
矽光子方面，台積電COUPE平台透過3D堆疊，將電子晶片直接整合於光子晶片，今年200Gbps微環調變器（MRM）將進入商業量產。（圖片/新聞來源：工商時報/工研院/產業科技國際策略發展所）
